Архив рубрики: Только у нас! Видеоуроки XILINX ISE WebPack

Здесь размещены полезные советы по работе со средой проектирования Xilinx ISE WebPack 13.2. В настоящее время также доступны русскоязычные видеоуроки работы в этой среде.

“XILINX ISE не спик рашн”, или еще один глюк ISE Webpack

Еще один баг программы САПР ise xilinx Webpack обнаружен мною при работе над очередным проектом на плис xilinx. Сразу оговорюсь, что использую в данный момент версию ise xilinx Webpack 14.1.

Рубрика: Все статьи, Начинающему, Только у нас! Видеоуроки XILINX ISE WebPack | Комментарии (8)

Видеоурок №6. Как работать с HDL-симулятором ISim?

И снова здравствуйте, друзья! В этом, шестом по счету видеоуроке на сайте LOGWAYS.RU мы научимся основам работы в HDL-симуляторе ISim, который входит в пакет программ XILINX ISE Webpack 13.2. Итак, открывает ярлык на рабочем столе Xilinx ISE Design Suite 13.2. … Читать далее

Рубрика: Все статьи, Только у нас! Видеоуроки XILINX ISE WebPack | Комментарии (8)

Видеоурок №5. Как создать VHDL-компонент в ISE Webpack?

Здравствуйте, друзья! Сегодня мы научимся разрабатывать цифровые компоненты на языке VHDL и использовать их в нашем проекте в среде XILINX ISE WebPack версии 13.2. В качестве примера, я расскажу, как создавал цифровой элемент защиты от дребезга контактов на языке VHDL. … Читать далее

Рубрика: Все статьи, Только у нас! Видеоуроки XILINX ISE WebPack | Оставить комментарий

Симулятор ISim от XILINX

В предыдущих статьях и видеоуроках мы научились азам проектирования цифровых устройств в среде XILINX ISE. Так же в видеоуроке №3 рассказывается, как прошить микросхему ПЛИС конфигурацией нашего проекта и проверить наше творение на реальной отладочной плате. Но часто бывает так, … Читать далее

Рубрика: Все статьи, Только у нас! Видеоуроки XILINX ISE WebPack | Комментарии (4)

Видеоурок №4. Создание ПЗУ в IP Coregen

В этом видеоуроке мы рассмотрим работу в модуле IP CoreGen пакета программ xilinx webpack ise. В качестве подопытного кролика разберем создание элемента ПЗУ на основе блочной памяти FPGA в виде IP-элемента. Создание COE – файла для ПЗУ было рассмотрено ранее. Здравствуйте, … Читать далее

Рубрика: Все статьи, Только у нас! Видеоуроки XILINX ISE WebPack | Комментарии (13)