DCM – архиважный элемент в ПЛИС. Часть первая

Блок DCM

Структура блока DCM в ПЛИС

В этой статье будет рассмотрен такой аппаратный ресурс ПЛИС типа FPGA как DCM (digital clock manager) – архиважный и архинужный элемент практически для любого проекта. Этот элемент является наиболее часто употребляемым в большинстве проектов на ПЛИС серии Spartan 3. И в Вашем проекте, без сомнения, он займет свое почётное место.

Блок DCM предоставляет полный и гибкий контроль над частотой, фазой и расфазировкой синхроимпульсов в Вашем проекте. Разместить на схеме этот блок можно с помощью стандартного элемента DCM. Найти его можно в библиотечной категории General схемного редактора WebPack ISE.

Блок DCM состоит из четырех модулей:

  • модуль автоподстройки задержки (DLL – Delay Locked Loop)
  • цифровой синтезатор частот (DFS – Digital Frequency Synthesizer)
  • модуль фазового сдвига (PS – Phase Shifter)
  • модуль состояния блока DCM (SL – Status Logic)
Модуль DLL блока DCM

Структура модуля DLL в блоке DCM

Предположительно, что Вам чаще всего придется пользоваться первыми двумя (DLL и DFS), поэтому их мы и рассмотрим подробнее.

Блок DCM предоставляет Вам следующие возможности:

  • устранение расфазировки входных тактовых импульсов
  • синтез частот
  • фазовый сдвиг

Зачем нужно устранение расфазировки, и в чем оно заключается? Выходной сигнал CLK0 имеет ту же частоту и фазу, что и CLKIN. Однако, когда сигнал CLK0 проходит по тактовым цепям Вашего проекта, он отовсюду получает дополнительную задержку (сдвиг) по фазе. Чем длиннее путь его прохождения, тем больше задержка. Причем это происходит как внутри ПЛИС, так и снаружи (в том случае, конечно, если этот сигнал Вам потребовалось вывести за пределы ПЛИС). Для уничтожения этой задержки модуль DLL (составная часть блока DCM, рисунок) выравнивает фазу выходного CLK0 с сигналом, который попал под влияние различных задержек. Этот задержанный сигнал подается на вход CLKFB (clock FeedBack), а блок DLL с помощью встроенного фазового детектора и каскада переключаемых задержек выравнивает фазу сигналов CLKIN и CLKFB. После того, как эти сигналы стали синфазными, на выходе LOCKED появляется активный уровень.

Кстати, следует учесть при выборе конкретной микросхемы следующее замечание. Использование в петле обратной связи выхода CLK2X поддерживают только микросхемы Spartan 3 с Mask Revision – ‘E’, а также XC3S1000 и XC3S50 (c любыми буквами Mask Revision). Все остальные микросхемы этой серии должны использовать в петле обратной связи только выход CLK0. Mask revisions – это буква, которая стоит на крышке корпуса вашей ПЛИС сразу после обозначения типа корпуса, например TQ144E

Об авторе admin

Инженер. Окончил НГТУ по специальности "Радиосвязь, телевидение и радиовещание". С 2003 г. занимаюсь разработкой электронной начинки различных радиотехнических устройств и приборов.
Запись опубликована в рубрике Все статьи, Начинающему. Добавьте в закладки постоянную ссылку.

4 комментария на «DCM – архиважный элемент в ПЛИС. Часть первая»

  1. Алекс говорит:

    Спасибо братец тебе, за содержательный экскурс. Вы себе представить не можете скольким людям помогает данный сайт строить свои RTL.

    • admin говорит:

      Всегда очень приятно получать такие отзывы! А то работаешь-работаешь, пишешь… и ни строчки, ни полслова :-) Но последние несколько месяцев откровенно ленюсь и статьи не пишу… но это временно, надеюсь. Зимняя спячка. Спасибо за хороший отзыв!

  2. Вадим говорит:

    Согласен. Частетьнько гугл по запросам приводит сюда, гораздо проще к освоению читать материал на родном языке. Спасибо за труд :)

  3. Иван говорит:

    Поддерживаю, спасибо! до практики пока дело не доходит но учу понемногу, отсюда инфа помогает :)

Оставить комментарий