Особенности создания VHDL модуля в редакторе ISE 13.2

Начиная с версии среды проектирования ISE 11.0 создание VHDL-модуля того или иного цифрового устройства сопряжено с некоторыми трудностями. Например, в начальном VHDL-шаблоне элемента, который мы хотим создать, отсутствуют прописанные библиотеки IEEE.STD_LOGIC_ARITH.ALL и IEEE.STD_LOGIC_UNSIGNED.ALL. Следствием этого является

следующее: когда мы закончили описание поведения элемента и запустили проверку синтаксиса (а она в версии ISE 13.2 запускается автоматически каждый раз при сохранении текста программы), внизу, в консоли, выдаются сообщения о множестве разного рода ошибок.

Для того, чтобы этого избежать, необходимо прописать эти библиотеки в тексте программы вручную (конечно, это непроизводительно и попахивает маразмом, но другого выхода нет). Выглядит  это следующим образом:

——————————————————————————–

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

(жирным шрифтом выделены строки, которые необходимо добавить)

Кстати, в версии ISE 9.2 такой глюк отсутствует, соответственно, производить данные манипуляции нет необходимости.



Об авторе admin

Инженер. Окончил НГТУ по специальности "Радиосвязь, телевидение и радиовещание". С 2003 г. занимаюсь разработкой электронной начинки различных радиотехнических устройств и приборов.
Запись опубликована в рубрике Все статьи, Только у нас! Видеоуроки XILINX ISE WebPack. Добавьте в закладки постоянную ссылку.

Оставить комментарий