“XILINX ISE не спик рашн”, или еще один глюк ISE Webpack

Еще один баг программы САПР ise xilinx Webpack обнаружен мною при работе над очередным проектом на плис xilinx. Сразу оговорюсь, что использую в данный момент версию ise xilinx Webpack 14.1.

ise xilinx

Continue reading

DCM – архиважный элемент в ПЛИС. Часть четвертая

В этой статье хотелось бы немного рассказать  о достаточно интересной особенности блока DCM в плис xilinx типа FPGA. Иногда бывает, что блок DCM инициализируется неправильно при подаче питающих напряжений на ПЛИС. Это ведет к тому, что атрибуты блока DCM, которые вы выставили в вашей конфигурации в проекте xilinx ise (например, коэффициенты деления/умножения), фактически не задействуются в вашем проекте. 

плис xilinx

Continue reading